国内刊号:51-1311/O4
国际刊号:1001-4322
发布日期:
作者:童涛, 葛良, 张玮,
关键词:时间数字转换器, 两级插值, 现场可编程门阵列, 多相时钟, 抽头延迟链,
提出一种结合多相时钟与延迟链插值的多通道FPGA-TDC结构,以降低工作频率、提升线性度并减少资源消耗,同时保持高分辨率。设计采用两级插值结构,利用多相时钟与延迟链构建细时间单元,从而减小延迟非线性积累并缩小编码器规模。系统在Xilinx ZYNQ-7035平台实现,并在0~16000 ps范围内进行测试。实验结果表明,所设计的TDC系统分辨率优于4 ps,微分非线性在−1~+7 LSB之间,积分非线性在−2 LSB至+14 LSB之间。与传统结构相比,该方案在同频率下延迟链长度成倍缩短,在相同链长下频率更低。所提两级插值结构在提升分辨率和线性度的同时显著节省逻辑资源,具备良好的应用潜力。
来源:2026年第2期
《强激光与粒子束》期刊编辑部